

数字电子技术实验讲义

目 录


实验一 门电路逻辑功能测试.....	1
实验二 TTL 与非门主要参数测试.....	7
实验三 组合逻辑电路一.....	11
实验四 组合逻辑电路二.....	17
实验五 时序逻辑电路一.....	27
实验六 时序逻辑电路二.....	35
实验七 555 定时器	43
实验八 数字钟	46
实验九 流水灯	55

实验一 门电路逻辑功能测试


一、实验目的

- (1) 熟悉门电路逻辑功能。
- (2) 掌握门电路的逻辑变换。


二、实验仪器及材料




74LS00 四 2 输入与非门




74LS20 二 4 输入与非门




74LS86 四 2 输入异或门



74LS32 四 2 输入或门




74LS04 非门




74LS125 三态缓冲器

注意：

(1) 74LS 系列逻辑器件在 TTL 元件库→74LS 子库中选择



(2) 74LS00 芯片内部有四个与非门 A、B、C、D，可以用任何一个。




(3) 输入信号和输出信号的测量

TTL 电平的 74LS 系列器件,输入电压 1.8V-5.0V 为高电平(逻辑 1),输入电压 0V-0.8V 为低电平(逻辑 0);当输出电压为 2.4V-5.0V 时,判断输出高电平(逻辑 1),当输出电压为 0V-0.5V 时,判断输出低电平(逻辑 0)。

仿真时,输入高电平 H(逻辑 1)给 5V,输入低电平 L(逻辑 0)给 0V;用万用表测量输出电压,当输出电压为 5V,判断输出为高电平(逻辑 1),当输出电压为 0V,判断输出为低电平(逻辑 0)。


如测量 74LS00 与非门的逻辑功能,当输入 A=1, B=0 时,输出 Y=1。



三、实验内容及步骤

1、测试逻辑门的逻辑功能

(1) 74LS00 与非门



A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

(2) 74LS32 或门



A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1


(3) 74LS86 异或门



A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

2、测试逻辑电路的逻辑功能

用 74LS00 组成以下电路



(1) 根据电路图写出表达式 $Y = \overline{\overline{A} \overline{B}} \overline{\overline{A} \overline{B}}$

(2) 按照下表测试数据

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

(3) 结论：以上电路实现 异或 逻辑。

3、用与非门组成其它门电路并测试验证

要求写出表达式，按表达式画出逻辑电路图，并测试验证，将数据填入表格。

(1) 用与非门组成非门：用 74LS00 组成非门。

1) 写出逻辑表达式的变换， $Y = A' = \overline{A}$

2) 画出电路图

3) 功能测试

A	Y
0	1
1	0

(2) 用与非门组成或非门：用一片 74LS00 组成或非门。

- 1) 写出逻辑表达式的变换， $Y = (A + B)' = \overline{\overline{A} \overline{B}}$
- 2) 画出电路图
- 3) 功能测试

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

(3) 用与非门组成异或门：要求用一片 74LS00 组成异或门。（注：表达式和电路图不能与内容 2 一样）

- 1) 写出逻辑表达式的变换， $Y = A \oplus B = \overline{\overline{A} \overline{B}} \overline{A B}$
- 2) 画出电路图
- 3) 功能测试（仿真结果）

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0


- 4) 功能测试（实测结果）

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

4、用三态门实现两路信号分时传输

三态门是一种特殊的门电路，它的输出除了具有高电平和低电平两种状态，还具有第三种输出状态——高阻状态，又称为禁止态。处于高阻状态时，电路与负载之间相当于开路。


三态门的主要用途之一是实现总线传输，只要在工作时控制各个门的控制端轮流使能，而且任何时候只有一个三态门使能，就可以把各个门的输出信号轮流送到公共的传输线——总线上而互不干扰，即用一根总线以选通方式传送多路信息。这种连接方式称为总线结构。



74LS125 三态缓冲器

如图所示 74LS125 为三态缓冲器，芯片由 4 个三态门构成，每个三态门有一个控制端（又称禁止端或使能端） E' ， $E' = 0$ 为正常工作状态，实现 $O=D$ 的逻辑功能； $E' = 1$ 为禁止状态，输出呈现高阻状态。

用三态门 74LS125 实现下图中的分时传输




控制端 $E1$ 、 $E0$ 加高低电平，数据输入端 $D1$ 、 $D0$ 加不同频率的时钟信号，用示波器测量输出波形并记录。


$E1$	$E0$	$D1$	$D0$	Y (波形)
0	1	时钟信号 ($f=1\text{kHz}$)	时钟信号 ($f=2\text{kHz}$)	
1	0	时钟信号 ($f=1\text{kHz}$)	时钟信号 ($f=2\text{kHz}$)	

注意:

(1) 时钟信号在 Sources→SIGNAL_VOLTAGE_SOURCES→CLOCK_VOLTAGE



(2) 用示波器观察输出波形，横坐标和纵坐标的参数设置




实验二 TTL 与非门主要参数测试


一、实验目的

(1) 掌握 TTL 与非门电路主要参数的意义及测试方法。


二、实验仪器及材料



74LS00 四 2 输入与非门



74LS10 三 3 输入与非门







74LS20 二 4 输入与非门

三、实验内容及步骤

测试表所列 TTL 与非门的各项参数，记录测试结果。

待测参数	符号	测试条件	测试电路	测试结果
输入短路 电流	I_{SE}	待 测 输 入 接 地， 其 余 开 路， 空 载		

输入交叉漏电流	I_{RE}	待测输入接+5V，其余接地，空载		
输出高电平	V_{OH}	待测输入接地，其余开路。		
输出低电平	V_{OL}	待测输入接+1.8V，其余开路，负载接380Ω。	 (380Ω 电阻, 模拟 8 个与非门)	
开门电平	V_{ON}	待测输入端接可变电源，输出接等效负载， $V_{OL} = 0.35V$ 时		

关门电平	V_{off}	待测输入端接可变电源，输出 $V_{OH} = 2.7V$ 时		
扇出系数	N_O	待测输入接 +1.8V，调 R_L ，保证输出电压 $V_{OL} \leq 0.35V$ ， $N_O = \frac{I_{OMAX}}{I_{SE}}$		
空载通导功耗	P_{ON}	输入端全部开路，输出空载。 $P_{ON} = V_{CC} \times I_{ON}$		
空载截止功耗	P_{of}	待测输入端短路，输出空载。 $P_{of} = V_{CC} \times I_{of}$		

平均传输延迟时间	t_{pd}	图 2-2	
----------	----------	--------------	--

平均延迟时间及其测试原理

$$\text{平均延迟时间 } t_{pd} = \frac{t_{pdL} + t_{pdH}}{2}$$

如图 2-1 所示, t_{pdL} 是输出脉冲下降到 $0.5V_m$ 相对于输入脉冲上升到 $0.5V_m$ 的延迟, 叫做导通延迟时间。 t_{pdH} 是输入脉冲上升到 $0.5V_m$ 相对于输出脉冲下降到 $0.5V_m$ 的延迟, 叫做截止延迟时间。

测试 t_{pd} 可用环形振荡器法, 电路如图 2-2 (a) 所示。这种方法是用奇数个与非门组成环形振荡器。图 2-2 (a) 是用三个与非门组成环形振荡器, 2-2 (b) 是各点的波形, 由波形图可见, 由三个与非门组成的环形振荡器的输出波形 (图中 3 点波形) 的周期, 正好是三个与非门的平均延迟时间的 2 倍, 即 $T = 3(t_{pdL} + t_{pdH}) = 3 \times 2t_{pd} = 6t_{pd}$, $\therefore t_{pd} = \frac{T}{6}$ 其中 T 由示波器测定。





图 2-1 平均传输延迟时间

实验三 组合逻辑电路一

一、实验目的


- (1) 掌握组合逻辑电路的功能测试。
- (2) 掌握半加器和全加器的逻辑功能。
- (3) 熟悉集成加法器、数码管、译码器的使用。

二、实验仪器及材料




74LS00

四 2 输入与非门




74LS08

四 2 输入与门




74LS86

四 2 输入异或门




74LS04

非门



74LS83

4 位加法器



74LS48

七段数码管译码器

三、实验内容及步骤


1、测试半加器的逻辑功能

如果不考虑有来自低位的进位将两个 1 位二进制数相加，称为半加。实现半加器运算的电路叫做半加器。如果 A、B 是两个加数，S 是相加的和，CO 是向高位的进位，则半加器的逻辑表达式为：

$$S = A'B + AB' = A \oplus B$$

$$CO = AB$$

根据表达式由一个异或门和一个与门画出电路图如下，按照表格测试数据。



A	B	S	CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

2、设计全加器

在将两个多位二进制数相加时，除了最低位以外，每一位都考虑来自低位的进位，即将两个对应位的加数和来自低位的进位 3 个数相加。这种运算称为全加，所用的电路称为全加器。

要求：用异或门（74LS86）和与非门（74LS00）组成全加器，并测试全加器的逻辑功能

设计方法：

- （1）定义输出输出，CI 来自低位的进位，A、B 加数，S 相加的和，CO 向高位的进位，
- （2）根据二进制加法运算规则列出 1 位全加器的真值表，

输入			输出	
CI	A	B	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

- （3）由真值表得到 S 和 CO 的逻辑表达式（可以用卡诺图或者合并 1 的方法化简）

S=

CO=

- （4）再次化简 S 和 CO 表达式，使表达式能用所给逻辑门（异或门和与非门）组成电路，

S=

CO=

- （5）画电路图


(6) 按照表格数据输入，测量输出，验证电路是否符合全加器的逻辑功能

输入			输出	
CI	A	B	S	CO
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

3、用加法器（74LS83）设计一个代码转换电路，将余三码转换成 BCD 码

74LS83 是 4 位超前进位加法器，可以实现四位二进制数的加法运算，其中 A 为加数，B 为被加数，Z 为相加的和，C0 为低位向高位的进位，C4 为输出的进位。

LOGIC SYMBOL



74LS83 逻辑符号

FUNCTIONAL TRUTH TABLE

C (n-1)	A _n	B _n	Σ _n	C _n
L	L	L	L	L
L	L	H	H	L
L	H	L	H	L
L	H	H	L	H
H	L	L	H	L
H	L	H	L	H
H	H	L	L	H
H	H	H	H	H

C₁ — C₃ are generated internally
C₀ — is an external input
C₄ — is an output generated internally

74LS83 逻辑功能真值表

设计方法：

(1) 以余三码为输入，8421 码为输出，列出代码转换电路的真值表

输入				输出			
A4	A3	A2	A1	S4	S3	S2	S1
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	0	0	1	1
0	1	1	1	0	1	0	0
1	0	0	0	0	1	0	1
1	0	0	1	0	1	1	0
1	0	1	0	0	1	1	1
1	0	1	1	1	0	0	0
1	1	0	0	1	0	0	1

(2) 观察真值表， $S_4S_3S_2S_1$ 与 $A_4A_3A_2A_1$ 所代表的二进制数始终相差 1101，所以得到：

$$S_4S_3S_2S_1 = A_4A_3A_2A_1 + 1101$$

(3) 根据表达式画电路图

(4) 按照表格数据输入，测量输出，验证电路



输入				输出			
A4	A3	A2	A1	S4	S3	S2	S1
0	0	1	1				
0	1	0	0				
0	1	0	1				
0	1	1	0				
1	1	1	1				
1	0	0	0				
1	0	0	1				
1	0	1	0				
1	0	1	1				
1	1	0	0				

4、用七段数码管显示内容 3 中的 BCD 码

七段数码管由七段发光二极管构成，分为共阳极、共阴极两种形式。共阴极数码管将发光二极管的阴极接在一起作为公共极，公共极接低电平，当驱动信号为高电平时，阴极二极管发光。




七段数码管外形图



共阴极等效电路

显示译码器将 BCD 码译成数码管所需要的驱动信号，使数码管显示出相应的十进制数字。共阴极数码管的译码器 74LS48 管脚图如下：




PIN NAMES

A, B, C, D BCD Inputs
 $\overline{RBI}$ Ripple-Blanking (Active Low) Input
 $\overline{LT}$ Lamp-Test (Active Low) Input
 $\overline{BI/RBO}$ Blanking Input or Ripple-Blanking Output (Active Low)
 $\overline{BI}$ Blanking (Active Low) Input

当 $\overline{LT'}$ （灯测试输入）、 $\overline{RBI'}$ （灭零输入）、 $\overline{BI/RBO'}$ （灭灯输入/灭灯输出）都为高电平时，输入端 DCBA 输入的 BCD 码被译码成数码管所需要的驱动信号。

在译码器和数码管之间需要加限流电阻。



译码器和七段数码管电路


设计方法：

- (1) 连接译码器和七段数码管，组成七段数码管显示电路，如上图所示。
- (2) 将内容 3 中“余三码转换成 BCD 码电路”的输出信号 $S_4S_3S_2S_1$ 与“七段数码管显示电路”的输入信号 $S_4S_3S_2S_1$ 连接在一起，注意四位数据的高低顺序。
- (3) 输入余三码，观察并记录七段数码管的显示。


输入				输出
A4	A3	A2	A1	七段数码管显示的数字
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
1	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	

注意事项:

(1) 七段数码管在 Indicators 库→HEX_DISPLAY 子库中, 在列表里选择 SEVEN_SEG_COM_K 器件。



(2) 限流电阻可以用 7 个电阻, 也可以用 1 个 8 位的排阻, 排阻在 Basic 库→RPACK 子库中, 在列表里选择 2×8DIP 器件。




实验四 组合逻辑电路二


一、实验目的

- (1) 掌握数据选择器和译码器的功能。
- (2) 用数据选择器实验逻辑函数。
- (3) 用译码器实现逻辑函数。


二、实验仪器及材料




74LS04 非门




74LS20 二 4 输入与非门




74LS32 四 2 输入或门



74LS138 3 线-8 线译码器



74LS153 双 4 选 1 数据选择器



74LS151 8 选 1 数据选择器

三、实验原理

(一) 74LS151

74LS151 是常用的 8 选 1 数据选择器，芯片内部有一个 8 选 1 数据选择器。通过输入不同的地址码 C、B、A，可以控制输出 Y 选择 8 个输入数据 D0~D7 中的一个。

连线图和逻辑功能表如下图所示。


S 为使能端；

C、B、A 为地址输入端；

D0~D7 为 8 选 1 数据选择器的数据输入端；

Y 为输出端。

Connection Diagram



Function Table

Inputs				Outputs	
Select			Strobe S	Y	W
C	B	A			
X	X	X	H	L	H
L	L	L	L	D0	$\overline{D0}$
L	L	H	L	D1	$\overline{D1}$
L	H	L	L	D2	$\overline{D2}$
L	H	H	L	D3	$\overline{D3}$
H	L	L	L	D4	$\overline{D4}$
H	L	H	L	D5	$\overline{D5}$
H	H	L	L	D6	$\overline{D6}$
H	H	H	L	D7	$\overline{D7}$

H = HIGH Level

L = LOW Level

X = Don't Care

D0, D1...D7 = The level of the respective D input

74LS151 输出的逻辑式可以写成：

$$Y = S' [D_0(C'B'A') + D_1(C'B'A) + D_2(C'BA') + D_3(C'BA) + D_4(CB'A') + D_5(CB'A) + D_6(CBA') + D_7(CBA)]$$

(二) 74LS153

1、74LS153 简介

74LS153 是常用的双 4 选 1 数据选择器，芯片内部含有两个地址码共用的 4 选 1 数据选择器。通过输入不同的地址码 B、A，可以控制输出 Y 选择 4 个输入数据 C0~C3 中的一个。

连线图和逻辑功能表如下图所示。


1G、2G 为两个独立的使能端；

B、A 为公用的地址输入端；

1C0~1C3 和 2C0~2C3 分别为两个 4 选 1 数据选择器的数据输入端；

Y1、Y2 为两个输出端。

Connection Diagram



Function Table

Select Inputs		Data Inputs				Strobe	Output
B	A	C0	C1	C2	C3	G	Y
X	X	X	X	X	X	H	L
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H

Select inputs A and B are common to both sections.

H = HIGH Level

L = LOW Level

X = Don't Care

74LS153 输出的逻辑式可以写成:

$$Y = G'[C_0(B'A') + C_1(B'A) + C_2(BA') + C_3(BA)]$$


若将 B、C 作为两个输入变量，同时令 C0~C3 为第三个输入变量的适当状态（包括原变量、反变量、0 和 1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑函数。

同理，使用具有 n 位地址输入的数据选择器，可以产生任何形式输入变量数不大于 n+1 的组合逻辑函数。

2、用 74LS153 的两个 4 选 1 数据选择器组成一个含有 3 个地址输入端的 8 选 1 数据选择器

将芯片原有的公共地址输入端 B、A 作为输入地址的低两位，将原芯片的使能端 1G 作为输入地址的最高位 C，而将 C' 接至 2G，同时将两个数据选择器的输出相加，就得到了如下图所示的 8 选 1 数据选择器。

图中，C、B、A 为 8 选 1 数据选择器的 3 个地址输入端，C 为高位，B、A 为低两位。D0~D7 为 8 选 1 数据选择器的 8 个数据输入端。Y 为输出端。



两个 4 选 1 数据选择器组成一个 8 选 1 数据选择器电路图

8 选 1 数据选择器输出的逻辑函数式可写成：


$$Y = D_0(C'B'A') + D_1(C'B'A) + D_2(C'BA') + D_3(C'BA) + D_4(CB'A') + D_5(CB'A) + D_6(CBA') + D_7(CBA)$$

(三) 74LS138

1、74LS138 简介

74LS138 是由门电路组成的 3 线-8 线译码器，其连线图和逻辑功能表如下图所示。

Connection Diagrams



Function Tables

DM74LS138												
Inputs				Outputs								
Enable		Select										
G1	G2 (Note 1)	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	H	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	L	H	H	H	H	H
H	L	H	L	L	H	H	H	H	L	H	H	H
H	L	H	L	H	H	H	H	H	L	H	H	H
H	L	H	H	L	H	H	H	H	H	L	H	H
H	L	H	H	H	H	H	H	H	H	H	L	H
H	L	L	H	H	H	H	H	H	H	H	H	L

H = HIGH Level
L = LOW Level
X = Don't Care

Note 1: G2 = G2A + G2B

H = HIGH Level
L = LOW Level
X = Don't Care

Note 1: G2 = G2A + G2B

A、B、C：地址输入端；

G1：使能端；

G2A、G2B：使能端（低电平有效）；

Y0~Y7：译码输出端（低电平有效）。

当一个使能端（G1）为高电平，另两个使能端（G2A、G2B）为低电平时，可将地址端（A、B、C）的二进制编码在 Y0 至 Y7 对应的输出端以低电平译出（即输出为 Y0 至 Y7 的非）。比如：CBA=110 时，则 Y6 输出端将输出低电平信号，其余输出端均为高电平。


用一片 3 线-8 线译码器 74LS138 可以组成任何一个三变量输入的逻辑函数，因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而一片 3 线-8 线译码器 74LS138 的输出正好是三变量最小项的全部体现。

同理，二片 3 线-8 线译码器 74LS138 可以组成任何一个四变量输入的逻辑函数。

2、用二片 3 线-8 线译码器接成 4 线-16 线译码器

将二片 3 线-8 线译码器接成 4 线-16 线译码器，这样的译码器含有 4 位二进制代码输入端，可以将这 4 位输入端作为逻辑函数的 4 个变量输入端，然后从 16 个输出端中找出输出逻辑函数所含的对应最小项，取这些最小项之和，即可实现输出的逻辑功能。

4 线-16 线译码器具体做法如下图所示：



二片 3 线-8 线译码器接成 4 线-16 线译码器电路图

74LS138 原有 3 个地址输入端 A、B、C，取第一片的使能端 G2A 和 G2B 为第 4 个地址输入端 D3（同时令 G1=1），取第二片的 G1 作为第 4 个地址输入端 D3（同时令 G2A=G2B=0），取两片的 C=D2，B=D1，A=D0，于是得到两片 74LS138 的输出分别为：

$$\left\{ \begin{array}{l} Z0 = (D3'D2'D1'D0)'' \\ Z1 = (D3'D2'D1'D0)' \\ Z2 = (D3'D2'D1D0)'' \\ Z3 = (D3'D2'D1D0)' \\ Z4 = (D3'D2D1'D0)'' \\ Z5 = (D3'D2D1'D0)' \\ Z6 = (D3'D2D1D0)'' \\ Z7 = (D3'D2D1D0)' \end{array} \right. \quad \left\{ \begin{array}{l} Z8 = (D3D2'D1'D0)'' \\ Z9 = (D3D2'D1'D0)' \\ Z10 = (D3D2'D1D0)'' \\ Z11 = (D3D2'D1D0)' \\ Z12 = (D3D2D1'D0)'' \\ Z13 = (D3D2D1'D0)' \\ Z14 = (D3D2D1D0)'' \\ Z15 = (D3D2D1D0)' \end{array} \right.$$

四、实验内容及步骤

1、设计一个表决电路。

设 A 为主裁判，B，C，D 为副裁判。只有在主裁判同意的前提下，三名副裁判中多数同意，比赛成绩才被承认，否则，成绩不予承认（1 为同意，0 为不同意）。

- (1) 用数据选择器（74LS151 或 74LS153）实现。
- (2) 用 3 线-8 线译码器（74LS138）和与非门实现。

设计过程：

（一）进行逻辑抽象。

取主、副裁判 A、B、C、D 的状态为输入变量，取值为 1 表示同意，取值为 0 表示不同意。取比

赛成绩为输出变量，以 F 表示，取值为 1 时表示成绩被承认，取值为 0 时表示成绩不被承认。

根据题意可以列出逻辑真值表。

输入				输出
A	B	C	D	F
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

表 1

(二) 写出逻辑函数式

根据上述真值表，写出相应的逻辑函数式：

$$F = \underline{AB\bar{C}\bar{D} + A\bar{B}C\bar{D} + \bar{A}BCD + ABCD}$$

(三) 选定器件进行具体逻辑电路设计。

(1) 将逻辑函数变换成适当形式

(2) 根据表达式画出电路图

(3) 进行数据测试

本题可使用**逻辑转换仪（使用方法见后面注意事项）**进行数据测试，将逻辑转换仪测试结果填入下表。测试结果与表 1 数据进行对照，验证测试结果是否符合设计要求。

输入				输出
A	B	C	D	F
0	0	0	0	
0	0	0	1	
0	0	1	0	

0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

2、按下表的要求设计一个逻辑电路

输 入				输出	输 入				输出
A	B	C	D	F	A	B	C	D	F
0	0	0	0	0	1	0	0	0	0
0	0	0	1	0	1	0	0	1	0
0	0	1	0	0	1	0	1	0	0
0	0	1	1	0	1	0	1	1	1
0	1	0	0	0	1	1	0	0	0
0	1	0	1	1	1	1	0	1	1
0	1	1	0	0	1	1	1	0	1
0	1	1	1	1	1	1	1	1	0

(1) 写出逻辑表达式, $F =$ _____

(2) 将 F 表达式与 74LS151 输出 Y 的表达式比较, 得到 74LS151 输入信号的表达式:

C = _____ **D0** = _____
B = _____ **D1** = _____
A = _____ **D2** = _____
 D3 = _____
 D4 = _____
 D5 = _____
 D6 = _____
 D7 = _____

(3) 画出电路图

(4) 功能测试 (仿真结果)

输 入				输出	输 入				输出
A	B	C	D	F	A	B	C	D	F
0	0	0	0		1	0	0	0	
0	0	0	1		1	0	0	1	
0	0	1	0		1	0	1	0	
0	0	1	1		1	0	1	1	
0	1	0	0		1	1	0	0	
0	1	0	1		1	1	0	1	
0	1	1	0		1	1	1	0	
0	1	1	1		1	1	1	1	

(5) 功能测试 (实测结果)

输 入				输出	输 入				输出
A	B	C	D	F	A	B	C	D	F
0	0	0	0		1	0	0	0	
0	0	0	1		1	0	0	1	
0	0	1	0		1	0	1	0	
0	0	1	1		1	0	1	1	
0	1	0	0		1	1	0	0	
0	1	0	1		1	1	0	1	
0	1	1	0		1	1	1	0	
0	1	1	1		1	1	1	1	

注意事项：

1、逻辑转换仪（Logic Converter）的选择

在仪器仪表库中找到相应图标（图 1），单击选择，放置在仿真图的适当位置。



图 1

在仿真图中的标识为下图（图 2）所示。




图 2

注意事项:

2、逻辑转换仪的连线方法

逻辑转换仪共有 9 个连接端子，其中左边 8 个为输入端，与组合逻辑电路的输入端相连；最右边 1 个为输出端，与组合逻辑电路的某一个输出端进行连接。

3、逻辑转换仪的功能

逻辑转换仪是 multisim 特有的仪器，能够完成真值表、逻辑表达式和逻辑电路三者之间的相互转换，实际中不存在与此对应的设备。

双击仪器图标，可打开仪器面板，如图 3 所示。仪器面板左侧为真值表显示区，右侧为转换功能选择区，下面为逻辑函数式显示栏。转换功能从上到下依次为：逻辑图转换为真值表、真值表转换为逻辑函数式、真值表转换为最简逻辑函数式等。




图 3

本实验使用第一个转换功能：逻辑图转换为真值表。按照上面所述的连线方法，将逻辑转换仪与所画逻辑电路图连好，打开仪器面板，打开仿真开关运行仿真，片刻后关闭仿真开关结束仿真，然后单击逻辑转换仪的第一个转换功能键（图 3 红色线圈出），仪器左侧区域就会显示出与被测逻辑电路图对应的逻辑真值表。


注意：一定要在**仿真结束后（不可在仿真运行中）**单击转换功能键，才能进行功能转换。

实验五 时序逻辑电路一


一、实验目的

- (1) 熟悉触发器的逻辑功能及特性。
- (2) 掌握集成 D 和 JK 触发器的应用。
- (3) 掌握时序逻辑电路的分析和设计方法。


二、实验仪器及材料




74LS74 D 触发器



74LS73 JK 触发器



74LS08 四 2 输入与门




74LS11 三 3 输入与门

三、实验内容及步骤

1、用 D 触发器（74LS74）组成二分频器、四分频器

74LS74 是双 D 触发器（上升沿触发的 D 触发器），其管脚图和功能表如下：

Connection Diagram



Function Table

Inputs				Outputs	
PR	CLR	CLK	D	Q	$\bar{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H (Note 1)	H (Note 1)
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q_0	$\bar{Q}_0$


H = HIGH Logic Level
 X = Either LOW or HIGH Logic Level
 L = LOW Logic Level
 ↑ = Positive-going Transition
 Q_0 = The output logic level of Q before the indicated input conditions were established.
 Note 1: This configuration is nonstable; that is, it will not persist when either the preset and/or clear inputs return to their inactive (HIGH) level.

每个 74LS74 芯片有两个 D 触发器，每个 D 触发器有 D 输入端，CLK 时钟输入端（上升沿有效），CLR 直接复位端（低电平有效），PR 直接置位端（低电平有效），Q、Q' 输出端。D 触发器的特性方程为：

$$Q^* = D$$


(1) 用一个 D 触发器组成二分频器

① 电路图



② 二分频器时序图

用逻辑分析仪观察时钟信号（CLK）和二分频输出（Q）的时序图（逻辑分析仪用法见后附注意事项）



Q 的周期是 CLK 的二倍，Q 的频率是 CLK 的 $\frac{1}{2}$ ，所以输出 Q 是时钟信号 CLK 的二分频。

（2）用一片 74LS74 组成四分频器

参考一个 D 触发器组成二分频器的方法，用两个 D 触发器（一片 74LS74）组成四分频器，并用逻辑分析仪观察时序图

① 电路图


② 四分频器时序图

用逻辑分析仪观察时钟信号（CLK）和四分频输出（Q）的时序图

2、用 JK 触发器（74LS73）组成同步十进制加法计数器

74LS73 是双 JK 触发器（下降沿触发的 JK 触发器），其管脚图和功能表如下：

Connection Diagram



Function Table

Inputs				Outputs	
CLR	CLK	J	K	Q	$\bar{Q}$
L	X	X	X	L	H
H	↓	L	L	Q_0	$\bar{Q}_0$
H	↓	H	L	H	L
H	↓	L	H	L	H
H	↓	H	H	Toggle	
H	H	X	X	Q_0	$\bar{Q}_0$

H = HIGH Logic Level

L = LOW Logic Level

X = Either LOW or HIGH Logic Level

↓ = Negative going edge of pulse.

 Q_0 = The output logic level before the indicated input conditions were established.

Toggle = Each output changes to the complement of its previous level on each falling edge of the clock pulse.

每个 74LS73 芯片有两个 JK 触发器，每个 JK 触发器有 J、K 输入端，CLK 时钟输入端（下降沿有效），CLR 直接复位端（低电平有效），Q、Q' 输出端。JK 触发器的特性方程为：

$$Q^* = JQ' + K'Q$$

设计方法：

状态转换图 $\longrightarrow$ 状态转换表 $\xrightarrow{\text{卡诺图}}$ 状态方程 $\xrightarrow[\text{特性方程}]{\text{确定触发器类型}}$ 驱动方程 $\longrightarrow$ 作图


(1) 逻辑抽象

十进制计数器有 10 个稳定状态，最少应由 4 个触发器组成。触发器的输出分别记为 $Q_3Q_2Q_1Q_0$ ，按十进制加法的计数规律编码，作状态转换表如下所示：

计数顺序	现态				次态				输出
	Q_3	Q_2	Q_1	Q_0	Q_3^*	Q_2^*	Q_1^*	Q_0^*	
0	0	0	0	0	0	0	0	1	0
1	0	0	0	1	0	0	1	0	0
2	0	0	1	0	0	0	1	1	0
3	0	0	1	1	0	1	0	0	0
4	0	1	0	0	0	1	0	1	0
5	0	1	0	1	0	1	1	0	0
6	0	1	1	0	0	1	1	1	0
7	0	1	1	1	1	0	0	0	0
8	1	0	0	0	1	0	0	1	0
9	1	0	0	1	0	0	0	0	1
10	0	0	0	0	0	0	0	1	0



状态转换图如图所示：



(2) 根据状态转换表，作出次态 $Q_3^*Q_2^*Q_1^*Q_0^*$ 和输出 C 的卡诺图：

$Q_3^*Q_2^*$ \ Q_1Q_0	00	01	11	10
00	0001/0	0010/0	0100/0	0011/0
01	0101/0	0110/0	1000/0	0111/0
11	XXXX/X	XXXX/X	XXXX/X	XXXX/X
10	1001/0	0000/1	XXXX/X	XXXX/X

卡诺图分解并化简，得到状态方程：

$Q_3^*Q_2^*$ \ Q	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	X	X	X	X
10	1	0	X	X

Q_3^*

$Q_3^*Q_2^*$ \ Q	00	01	11	10
00	0	0	1	0
01	1	1	0	1
11	X	X	X	X
10	0	0	X	X

Q_2^*

$Q_3^*Q_2^*$ \ Q	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	X	X	X	X
10	0	0	X	X

Q_1^*

$Q_3^*Q_2^*$ \ Q	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	X	X	X	X
10	1	0	X	X

Q_0^*

$Q_3^*Q_2^*$ \ Q	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	X	X	X	X
10	0	1	X	X

C

化简卡诺图，得到 Q_3^* 、 Q_2^* 、 Q_1^* 、 Q_0^* 的状态方程：

$Q_3^* =$ _____

$Q_2^* =$ _____

$Q_1^* =$ _____

$Q_0^* =$ _____

C = _____

将 1010-1111 这 6 个无效状态分别代入状态方程求其次态，检查电路是否能够自启动，如果不能自启动，需要重新化简状态方程。

(3) 将 Q_3^* 、 Q_2^* 、 Q_1^* 、 Q_0^* 的状态方程与 JK 触发器的特性方程 $Q^* = JQ' + K'Q$ 对比，得到每个触发器的驱动方程：

$J_3 =$ _____ $K_3 =$ _____


$J_2 =$ _____ $K_2 =$ _____

$J_1 =$ _____ $K_1 =$ _____

$J_0 =$ _____ $K_0 =$ _____


C = _____

(4) 根据驱动方程画电路图，需要用到与门



(5) 用逻辑分析仪观察并记录 CLK、Q₀、Q₁、Q₂、Q₃、C 的时序图

用标尺截取 10 个时钟，观察每个时钟对应的状态，如果状态是按照十进制加法计数器的状态转换图变化，则设计正确，记录时序图。



注意事项:

(1) 逻辑分析仪 (Logic Analyzer) 的选择

在仪器仪表库中找到相应图标 (图 1)，单击选择，放置在仿真图的适当位置。



图 1

在仿真图中的标识为下图 (图 2) 所示。





图 2

(2) 逻辑分析仪的连线方法

逻辑分析仪左侧共有 16 个连接端子 (1-F)，可以接入最多 16 路逻辑信号进行时序测量，下方的 C、Q、T 三个端子可以悬空。

(3) 逻辑分析仪的调节

双击仪器图标，可打开仪器面板，如图 3 所示。操作面板上的 Clock/Div 为内部时钟，选项默认值为 1，调节到合适值 (比如 10)。开始运行仿真，当显示区出现动态波形，停止运行仿真，让波形固定，便于观察。可以用标尺 1、2 选取某一段波形进行记录，**注意 74LS74 是上升沿触发的触发器，输出信号的变化一定发生在时钟信号 CLK 的上升沿。**




实验六 时序逻辑电路二


一、实验目的

- (1) 熟悉计数器的逻辑功能及特性。
- (2) 掌握计数器的应用。
- (3) 掌握时序逻辑电路的分析和设计方法。


二、实验仪器及材料




74LS00




74LS04




74LS10



74LS20



74LS161 (74LS160)




74LS151

三、实验原理

1、集成 4 位计数器 74LS161 (74LS160) 简介

74LS161 是 4 位二进制计数器，74LS160 是十进制计数器。74LS161 和 74LS160 芯片引脚排列相同。

芯片引脚图：



各引脚符号：

CLOCK	时钟输入端（上升沿有效）
CLEAR	异步清除输入端（低电平有效）
ENP	计数控制端
ENT	计数控制端
LOAD	同步并行置入控制端（低电平有效）
DCBA	并行数据输入端
$Q_D \sim Q_A$	输出端
PCO	进位输出端

功能表：

输入									输出			
CLK	CLR	LOAD	ENP	ENT	D	C	B	A	Q_D	Q_C	Q_B	Q_A
×	0	×	×	×	×	×	×	×	0	0	0	0
↑	1	0	×	×	d	c	b	a	d	c	b	a
×	1	1	0	1	×	×	×	×	保持			
×	1	1	×	0	×	×	×	×	保持（但C=0）			
↑	1	1	1	1	×	×	×	×	计数			

（1）异步清零功能

当 CLR=0 时，无论其他输入端状态如何（包括时钟信号 CLK），4 位输出 $Q_D \sim Q_A$ 全为零。

（2）同步并行预置数功能

当 CLR=1、LOAD=0 且有时钟脉冲 CLK 的上升沿作用时，DCBA 输入端的数据将分别被 $Q_D \sim Q_A$ 接收。

（3）保持功能

当 CLR=LOAD=1 且 ENP=0、ENT=1 时，计数器将保持原有状态不变（停止计数）；

当 CLR=LOAD=1 且 ENT=0 时，计数器将保持原有状态不变（停止计数），但这时进位输出 C=0。


（4）同步计数功能

当 CLR=LOAD=ENP=ENT=1 时，计数器处于计数状态。

从 0000 状态开始，对 74LS161 连续输入 16 个脉冲时，电路将从 1111 状态返回 0000 状态，进位输出 PCO 从高电平跳变到低电平。

从 0000 状态开始，对 74LS160 连续输入 10 个脉冲时，电路将从 1001 状态返回 0000 状态，进位输出 PCO 从高电平跳变到低电平。


时序图:



2、用集成计数器设计 N 进制计数器的方法

若有 M 进制计数器，要构成 N 进制计数器，有两种情况：

(1) $M > N$ ，从 M 个状态中任选 N 个状态构成 N 进制计数器。




(2) $M < N$ ，采用多片 M 进制计数器，构成 M' 计数器，使 $M' > N$

3、设计举例：试用 74LS161 和适当的门电路构成 7 进制计数器。

(1) 分析：74LS161 为 4 位二进制计数器， $M=16$ ， $N=7$ ， $M > N$ ，因此可以使用反馈清零法或反馈置数法进行设计。

(2) 状态转换图：



(3) 反馈清零法:


按前述设计方法, 令

$ENP=ENT=1$,

$LOAD=1$,

$CLR=S'_7=(Q_C Q_B Q_A)'$,

作图如右图所示:



(4) 反馈置数法:

按前述设计方法, 令


$ENP=ENT=1$,

$CLR=1$,

$LOAD=S'_6=(Q_C Q_B)'$,

$DCBA=0000$,


作图如右图所示:



4、74LS151 简介

74LS151 为互补输出的 8 选 1 数据选择器，引脚排列和功能表如图所示。

Connection Diagram



Truth Table

Inputs				Outputs	
Select			Strobe S	Y	W
C	B	A			
X	X	X	H	L	H
L	L	L	L	D0	$\overline{D0}$
L	L	H	L	D1	$\overline{D1}$
L	H	L	L	D2	$\overline{D2}$
L	H	H	L	D3	$\overline{D3}$
H	L	L	L	D4	$\overline{D4}$
H	L	H	L	D5	$\overline{D5}$
H	H	L	L	D6	$\overline{D6}$
H	H	H	L	D7	$\overline{D7}$

H = HIGH Level
L = LOW Level
X = Don't Care
D0, D1...D7 = the level of the respective D input

选择控制端（地址端）为 C、B、A，按二进制译码，从 8 个输入数据 $D_0 \sim D_7$ 中，选择一个需要的数据送到输出端 Y，S 为使能端，地电平有效。

（1）使能端 $S=1$ 时，不论 C~A 状态如何，均无输出（ $Y=0$ ， $W=1$ ），多路开关被禁止。

（2）使能端 $S=0$ 时，多路开关正常工作，根据地址码 C、B、A 的状态选择 $D_0 \sim D_7$ 中某一个通道的数据输送到输出端 Y。

如：CBA=000，则选择 D_0 数据到输出端，即 $Y=D_0$

如：CBA=001，则选择 D_1 数据到输出端，即 $Y=D_1$ ，其余类推。

输出 Y 逻辑表达式：

$$Y = D_0(C'B'A') + D_1(C'B'A) + D_2(C'BA') + D_3(C'BA) + D_4(CB'A') + D_5(CB'A) + D_6(CBA') + D_7(CBA)$$

四、实验内容及步骤

1、用集成 4 位二进制计数器（74LS161）组成 N 进制计数器

（按照学号末位设计不同进制：0,5-9 进制，1,6-10 进制，2,7-11 进制，3,8-12 进制，4,9-13 进制）

（1）画出状态转换图

（2）选择具体设计方案（清零法或置数法）

（3）画出电路图

（4）数据测试，用逻辑分析仪观察并记录 CLK、 Q_A 、 Q_B 、 Q_C 、 Q_D 、PCO 的时序图

用标尺截取 N 个时钟，观察每个时钟对应的状态，如果状态是按照 N 进制加法计数器的状态转换图变化，则设计正确，记录时序图。（逻辑分析仪使用方法见后面注意事项）

2、序列信号发生器


在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号。通常将这种串行数字信号称为序列信号。产生序列信号的电路称为序列信号发生器。

(1) 右图所示为一个序列信号发生器电路。图中芯片使用 74LS160 同步计数器。

①在 CLK 端加时钟信号，使用逻辑分析仪观察芯片 CLK、 Q_A 、 Q_B 、 Q_C 、 Q_D 、Y 的状态变化，并记录时序图。

②通过观察时序图，说明电路在 CLK 的作用下 Y 端能输出什么样的脉冲序列？

Y=_____



(2) 若希望输出端能周期性的输出 $Y'=1001001110$ 的脉冲序列，则电路应该怎样改接？试实验之。

分析：序列信号发生器的构成方法有多种。一种比较简单、直观的方法是用计数器和数据选择器构成。观察 Y' 的数据可知，序列位数为 10，计数器仍然选择十进制计数器 74LS160，再搭配一个 8 选 1 数据选择器（可选择 74LS151）即可完成改接。

①写出状态转换表

CLK顺序	计数器74LS160输出				序列信号
	Q_D	Q_C	Q_B	Q_A	
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	1
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	0

②写出 Y' 逻辑表达式：

$Y'=$ _____

③比较 Y' 和 8 选 1 数据选择器 74LS151 的逻辑表达式:

$$Y = D_0(C'B'A') + D_1(C'B'A) + D_2(C'BA') + D_3(C'BA) + D_4(CB'A') + D_5(CB'A) + D_6(CBA') + D_7(CBA)$$

可得:

C = _____	D0 = _____
B = _____	D1 = _____
A = _____	D2 = _____
	D3 = _____
	D4 = _____
	D5 = _____
	D6 = _____
	D7 = _____

④画出电路图

⑤在 CLK 端加时钟信号, 使用逻辑分析仪观察芯片 CLK、 Q_A 、 Q_B 、 Q_C 、 Q_D 和 Y' 的状态变化, 并记录时序图。


注意事项:

(1) 逻辑分析仪 (Logic Analyzer) 的选择

在仪器仪表库中找到相应图标 (图 1), 单击选择, 放置在仿真图的适当位置。



图 1



在仿真图中的标识为下图 (图 2) 所示。

图 2

(2) 逻辑分析仪的连线方法

逻辑分析仪左侧共有 16 个连接端子 (1-F), 可以接入最多 16 路逻辑信号进行时序测量, 下方的 C、Q、T 三个端子可以悬空。

(3) 逻辑分析仪的调节

双击仪器图标，可打开仪器面板，如图 3 所示。操作面板上的 Clock/Div 为内部时钟，选项默认值为 1，调节到合适值（比如 15）。开始运行仿真，当显示区出现动态波形，停止运行仿真，让波形固定，便于观察。可以用标尺 1、2 选取某一段波形进行记录，**注意 74LS161（74LS160）是上升沿触发的触发器，输出信号的变化一定发生在时钟信号 CLK 的上升沿。**




实验七 555 定时器

一、实验目的

- (1) 掌握 555 时基电路的结构和工作原理，学会芯片的正确使用。
- (2) 学会分析和测试用 555 时基电路构成的多谐振荡器，单稳态触发器典型电路。

二、实验仪器及材料



三、实验原理

555 定时器是一种多用途的数字-模拟混合集成电路，；用他能方便地构成施密特触发电路、单稳态电路和多谐振荡器电路。555 定时器在波形的产生与变换、测量与控制等领域得到应用。

1、555 定时器各管脚功能

$\bar{R}$ 复位端： $\bar{R} = 0$ ，OUT 端输出低电平，DIS 端导通。

DIS 放电端：其导通或关断为 RC 回路提供了放电或充电的通路。

TH 高电平触发端：当 TH 端电平大于 $2/3V_{cc}$ ，输出端 OUT 呈低电平，DIS 端导通。


$\overline{TR}$ 低电平触发端：当 $\overline{TR}$ 端电平小于 $1/3V_{cc}$ ，输出端 OUT 呈高电平，DIS 端关断。

VC 控制电压端：VC 接不同的电压值可以改变 TH， $\overline{TR}$ 的触发电平值。

OUT 电压输出端。

2、555 定时器工作原理

555 定时器的电路结构如图所示，由两个比较器、SR 锁存器和集电极开路的放电三极管 T 三部分组成，比较器的参考电压由 3 只 $5k\Omega$ 的电阻构成的分压电路提供。



555 定时器的功能如下表所示。

输入			输出	
$\bar{R}$	TH	$\bar{TR}$	OUT	DIS
L	X	X	L	导通
H	$>2/3V_{cc}$	$>1/3V_{cc}$	L	导通
H	$<2/3V_{cc}$	$>1/3V_{cc}$	原状态	原状态
H	$<2/3V_{cc}$	$<1/3V_{cc}$	H	截止
H	$>2/3V_{cc}$	$<1/3V_{cc}$	H	截止

四、设计内容及要求

1、555 定时器构成多谐振荡器

$$R_1 = 15k\Omega, R_2 = 5k\Omega,$$

$$C_1 = 0.033\mu F, C_2 = 0.1\mu F$$

(1) 用示波器观察 OUT 端的波形

(2) 测量波形的周期、频率和占空比

$$T = \underline{\hspace{2cm}}$$

$$f = \underline{\hspace{2cm}}$$

$$q = \underline{\hspace{2cm}}$$


(3) 计算理论值

$$T_1 = (R_1 + R_2)C_1 \ln 2 = \underline{\hspace{2cm}}$$

$$T_2 = R_2 C_1 \ln 2 = \underline{\hspace{2cm}}$$

$$T = T_1 + T_2 = (R_1 + 2R_2)C_1 \ln 2 = \underline{\hspace{2cm}}$$

$$q = \frac{T_1}{T} = \frac{R_1 + R_2}{R_1 + 2R_2} = \underline{\hspace{2cm}}$$



2、555 定时器构成占空比可调的多谐振荡器

$$R_1 = 5k\Omega, R_2 = 15k\Omega, R_3 = 20k\Omega,$$

$$C_1 = 0.033\mu F, C_2 = 0.1\mu F$$

(1) 用示波器观察 OUT 端的波形

(2) 测量波形的周期、频率和占空比

$$T = \underline{\hspace{2cm}}$$

$$f = \underline{\hspace{2cm}}$$

$$q = \underline{\hspace{2cm}}$$


(3) 计算理论值

$$T_1 = (R_1 + R_{3\text{上}})C_1 \ln 2 = \underline{\hspace{2cm}}$$

$$T_2 = (R_2 + R_{3\text{下}})C_1 \ln 2 = \underline{\hspace{2cm}}$$

$$T = T_1 + T_2 = (R_1 + R_2 + R_3)C_1 \ln 2 = \underline{\hspace{2cm}}$$

$$q = \frac{T_1}{T} = \frac{R_1 + R_{3\text{上}}}{R_1 + R_2 + R_3} = \underline{\hspace{2cm}}$$



实验八 数字钟


一、实验目的

- (1) 熟悉集成电路的引脚安排。
- (2) 掌握各芯片的逻辑功能和使用方法。
- (3) 熟悉数字电子钟的组成和工作原理。
- (4) 掌握数字电子钟的设计、组装与调试方法。

二、实验仪器及材料


七段数码管显示器（共阴极）	6 片
74LS48	6 片
74LS90	12 片
4MHz 石英晶振	1 片
74LS10, 74LS00, 74LS04, 74LS74	各 1 片
电阻、电容、导线等	若干

具体器件可以根据实际设计方案作调整。下面是一些集成电路的引脚分布图：




74LS00


四 2 输入与非门



74LS10

三 3 输入与非门






74LS74

D 触发器

74LS04

非门




74LS90

二-五-十进制计数器

74LS48

七段数码管译码器



三、设计内容及要求

- 1、设计一个有 " 时 " 、 " 分 " 、 " 秒 " （23 小时 59 分 59 秒）显示的电子钟。
- 2、用中小规模集成电路组成电子钟各部分电路，并进行级联、调试。
- 3、画出框图和逻辑电路图，写出设计、实验总结报告。
- 4、选做：
 - （1）闹钟系统。
 - （2）整点报时。在 59 分 51 秒、53 秒、55 秒、57 秒输出 750HZ 音频信号，在 59 分 59 秒时输出 1000Hz 信号，音响持续 1 秒，在 1000Hz 音响结束时刻为整点。
 - （3）日历系统。
 - （4）校时功能。

四、数字电子钟基本原理

1、数字电子钟的构成

数字钟的逻辑框图如图 8-1 所示。它由石英晶体振荡器、分频器、计数器、译码器、显示器、校时和整点报时电路组成，石英晶体振荡器产生的信号经过几级分频作为秒脉冲，秒脉冲送入计数器计数，计数结果通过 " 时 " 、 " 分 " 、 " 秒 " 译码器显示时间。




图 8-1 数字钟原理组成框图

(1) 石英晶体振荡器（这部分电路仿真实验时可以直接用时钟信号源^②代替）

石英晶体振荡器给数字钟提供一个频率稳定准确的 4MHz 的方波信号，可以保证数字钟的走时准确及稳定。

(2) 分频器

分频器电路将振荡器输出的 4MHz 高频方波信号进行几级分频，得到 1Hz 的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

(3) 计数器

秒脉冲信号经过 6 级计数器，分别得到 "秒" 个位，十位，"分" 个位，十位以及 "时" 个位，十位的计时。"秒"、"分" 计数器为 60 进制，"小时" 为 24 进制。

(4) 译码驱动电路

译码驱动电路将计数器输出的 8421BCD 码转换为七段数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

(5) 数码管显示器

数码管通常有发光二极管 (LED) 数码管和液晶 (LCD) 数码管，本设计提供的为七段 LED 数码管来显示译码器输出的数字。

2、数字电子钟的工作原理

(1) 石英晶体振荡器电路（这部分电路仿真实验时可以直接用时钟信号源^②代替）

石英晶体振荡器的特点是振荡频率准确及稳定，电路结构简单。

用反相器与石英晶体构成的振荡电路如图 8-2 所示。电路中非门 U1A 与晶体、电容、电阻构成晶体振荡电路；非门 U1B 实现整形功能，将振荡器输出的近似正弦波的波形转换为较理想的方波。输出反馈电阻 R1 为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容 C1、C2 与晶体构成一个谐振型网络，完成对振荡

频率的控制功能，同时提供了一个 180° 相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。例如：电路中的石英振荡频率是 4MHz 时，则电路的输出频率为 4MHz 。




图 8-2 晶体振荡电路

晶体 X1 的频率选为 4MHz ，如果要减少分频器级数，可以选择频率较低的晶体。电容 C1、C2 和反馈电阻 R1 都可以查晶体手册取值。非门电路可选 74LS04。

（2）分频器电路

由于石英晶体振荡器产生的频率很高，要得到秒脉冲，需要用分频电路。例如，振荡器输出 4MHz 信号，通过 D 触发器（74LS74）进行 4 分频变成 1MHz ，然后送到 10 分频计数器（用 74LS90 计数，在计数器电路详细介绍），经过 6 次 10 分频而获得 1Hz 的方波信号作为秒脉冲信号。

（3）计数器电路

1Hz 的秒脉冲信号经过 6 级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”、“分”计数器为 60 进制，“小时”为 24 进制。

本实验采用 74LS90 作为计数芯片，74LS90 是一种中规模二-五-十进制异步计数器，管脚排列如图 8-3 所示，表 8-1 是它的功能表。

通过不同的连接方式，74LS90 可以实现四种不同的逻辑功能；而且还可借助 R01、R02 对计数器清零，借助 R91、R92 将计数器置 9。其具体功能详述如下：

- 1) 计数脉冲从 INA 输入，QA 作为输出端，为二进制计数器。
- 2) 计数脉冲从 INB 输入，QDQCQB 作为输出端，为异步五进制加法计数器。
- 3) 若将 INB 和 QA 相连，计数脉冲从 INA 输入，QDQCQBQA 作为输出端，则构成异步 8421 码十进制加法计数器。
- 4) 若将 INA 和 QD 相连，计数脉冲从 INB 输入，QAQDQCQB 作为输出端，则构成异步 5421 码十进制加法计数器。

5) 清零、置 9 功能。

（a）异步清零

当 R01、R02 均为“1”，R91、R92 中有“0”时，实现异步清零功能，即 QDQCQBQA=0000。

（b）置 9 功能

当均为 R91、R92“1”，R01、R02 中有“0”时，实现异步置 9 功能，即 QDQCQBQA=1001。




图 8-3 74LS90 管脚图和 Multisim 里的模型


表 8-1 74LS90 功能表

输 入			输 出	功 能
清 0	置 9	时 钟	QDQCQBQA	
R01、R02	R91、R92	INA INB		
1 1	0 × × 0	× ×	0 0 0 0	清 0
0 × × 0	1 1	× ×	1 0 0 1	置 9
0 × × 0	0 × × 0	↓ 1	QA 输出	二进制计数
		1 ↓	QDQCQB 输出	五进制计数
		↓ QA	QDQCQBQA 输出 8421BCD 码	十进制计数
		QD ↓	QAQDQCQB 输出 5421BCD 码	十进制计数
		1 1	不 变	保 持


说明：表中 1 为高电平，0 为低电平，×为不定状态。

A) 60 进制计数器： " 秒 " 计数器与 " 分 " 计数器电路都是 60 进制，它由一级个位 10

个位 74LS90 的 QD 作为 10 进制的进位信号，接十位 74LS90 的 INA。十位的 74LS90 选择部分输出端和内部的与非门组成 6 进制计数。74LS90 是在时钟信号的下降沿反转计数，输出 QDQCQBQA 由 "0101" 翻转为 "0110" 时，QB 和 QC 的高电平 "1" "1" 分别送到计数器的清零 R01 和 R02，74LS90 内部的 R01 和 R02 与非后清零而使计数器归零，完成 6 进制计数。这时 QC 产生的 "1" 到 "0" 的下降沿，可以作为 "分"（"时"）计数器的个位输入信号。



当 " 时 " 个位 74LS90 计数输入端 INA 来到第 10 个触发信号时, 计数器复零, 进位端 QD 向 " 时 " 十位 74LS90 的 INA 输出进位信号, 当第 24 个 " 时 " 脉冲 (来自 " 分 " 计数器输出的进位信号) 到达时, 个位 74LS90 计数器的输出 QDQCQBQA 状态为 " 0100 ", 十位 74LS90 计数器的输出 QDQCQBQA 状态为 " 0010 ", 此时 " 时 " 个位 74LS90 的 QC 和 " 时 " 十位 74LS90 的 QB 输出为 " 1 "。**把个位的 QC 和十位的 QB 分别送到 " 时 " 计数器两片 74LS90 的清零端 R01 和 R02**, 通过 74LS90 内部的 R01 和 R02 与非后清零, 计数器复零, 完成 24 进制计数。



(4) 译码驱动电路


译码是把给定的代码进行翻译。计数器采用的码制不同，译码电路也不同。

74LS48 是与 8421BCD 编码计数器配合用的七段译码驱动器。74LS48 配有灯测试 LT、动态灯灭输入 RBI，灭灯输入 / 动态灭灯输出 BI / RBO，当 LT=0 时，74LS48 的输出全 "1"。74LS48 的使用方法可以参照“（实验三） 组合逻辑电路一”的部分。

74LS48 的输入端和计数器对应的输出端相连，74LS48 的输出端经限流电阻和七段显示器的对应段相连。

(5) 显示器

本设计用七段 LED 数码管来显示译码器输出的数字，显示器有两种：共阳极和共阴极显示器。74LS48 译码器对应的显示器是共阴（接地）显示器。




调试要点:

组装时注意：器件管脚的连接一定要准确，"悬空端"、"清零端"、"置一端"要正确处理，调试步骤和方法如下：


- 1) 用示波器检验石英晶体振荡器的输出信号和频率，晶振输出频率应为 4MHz。（这部分电路仿真实验时可以直接用时钟信号源 $\oplus$ 代替）
- 2) 将频率为 4MHz 的信号送入分频器，并用示波器检查各级分频器的输出频率是否符合设计要求。
- 3) 将 1 秒信号分别送入"时"、"分"、"秒"计数器，检查各级计数器的工作情况，然后再把"时"、"分"、"秒"计数器级联调试。（仿真实验调试时，要加 1000Hz 信号源给各个计数器的个位计数输入端，否则数码管显示更新速度非常慢！）
- 4) 当分频器和计数器调试正常后，观察电子钟是否准确正常的工作。
- 5) 有能力的同学，可以设计校时电路和整点报时电路。

注意事项:


- (1) 更改图纸大小



(2) 七段数码管在 Indicators 库→HEX_DISPLAY 子库中，在列表里选择 SEVEN_SEG_COM_K 器件。



(3) 限流电阻可以用 7 个电阻，也可以用 1 个 8 位的排阻，排阻在 Basic 库→RPACK 子库中，在列表里选择 RPACK_VARIABLE_2x7 器件。




实验九 流水灯


一、实验目的

- (1) 掌握数字系统的设计方法。
- (2) 掌握集成电路 555, CD4017, 74LS138, 74LS191 等芯片的使用方法。


二、实验仪器及材料




NE555 定时器



CD4017 十进制计数器/脉冲分配器



74LS138 3 线-8 线译码器



74LS191 四位二进制加/减计数器

三、设计内容及要求


- 1、设计一个流水灯电路，让灯的亮灭模拟流水，按照顺序使灯依次点亮。
- 2、灯的流速可以改变。
- 3、灯的流向可逆，既可以向右移动，也可以向左移动。
- 4、灯流动的方向可以手控也可以自控，自控往返变换时间为 5 秒。
- 5、灯可以间歇流动，10 秒间歇一次，间歇时间为 1 秒。

四、实验原理

1、CD4017 简介

CD4017 是一种十进制计数器/脉冲分配器。

芯片引脚图:




- CO: 进位脉冲输出端
- INH: 禁止端
- CP: 时钟输入端
- CR: 清除端
- Q0~Q9: 计数脉冲输出端
- VDD: 正电源
- VSS: 地

引脚功能符号:

逻辑功能真值表:

输入			输出	
CP	INH	CR	Q0~Q9	CO
×	×	1	Q0=1(复位)	
↑	0	0	计数	
1	↓	0		
×	1	0	保持原来状态，禁止计数	计数脉冲为Q0~Q4时：CO=1
0	×	0		计数脉冲为Q5~Q9时：CO=0
↓	×	0	保持原来状态	
×	↑	0		


时序图:



2、74LS191 简介

74LS191 为可预置的四位二进制加/减法计数器。

芯片引脚图:




引脚功能符号:

功能表:

RIPPLE CLOCK: 进位/借位输出端
 MAX/MIN: 进位/借位输出端
 ENABLE G: 计数控制端 (低有效)
 DOWN/UP: 计数控制端
 CLOCK: 时钟输入端
 LOAD: 异步并行置入端 (低有效)
 DATA A~D: 预置数输入端
 QA~QD: 计数输出端

INPUT			TERMINAL COUNT STATE				OUTPUTS	
DOWN/UP	ENABLE	CLOCK	QD	QC	QB	QA	MAX/MIN	RCO
1	1	X	1	1	1	1	0	1
0	1	X	1	1	1	1	1	1
0	0		1	1	1	1	1	
0	1	X	0	0	0	0	0	1
1	1	X	0	0	0	0	1	1
1	0		0	0	0	0	1	

时序图:




四、实验内容及步骤

1、使用 555 和 CD4017 实现流速可调的流水灯


(1) 555 构成输出频率可调的多谐振荡器 (可参考实验七)

555 构成的多谐振荡器, 其输出波形周期计算公式为 $T = (R_1 + 2R_2)C_1 \ln 2$ 。由此, 我们可以通过改变电路中电阻 R_1 、 R_2 或电容 C_1 的参数, 改变输出波形的周期, 从而控制流水灯的流速。




(2) CD4017 产生十进制脉冲依次点亮 LED

从 555 构成的振荡器输出振荡脉冲作为 CD4017 工作的时钟脉冲，在时钟脉冲的作用下，CD4017 十进制计数器开始计数，从 10 个输出端依次输出高电平，不断循环。10 只发光二极管被依次点亮，形成流水效果。



注意事项:


(1) CD4017 在 COMS 库→COM_5V 子库中, 在列表里选择 4017BT_5V 器件。



注意事项:

(2) 限流电阻可以用 10 个电阻, 也可以用 1 个 10 位的排阻(阻值可选 200Ω左右)。

(3) LED 可以用 10 个单只 LED, 也可以选用 10 位的条形发光二极管。LED 在 Diodes 库→LED 子库中选取。**注意条形发光二极管标注 A 的那一端为正极端。**



2、使用 555、74LS191 和 74LS138 实现方向可逆的流水灯

(1) 555 构成多谐振荡器

同上题, 也可使用方波信号源代替。

(2) 74LS191 形成方向可逆的 3 位地址码

74LS191 是四位二进制计数器, 计数进制为 16 进制的, 低 3 位的计数进制为 8 进制。可以取低 3 位作为译码器 74LS138 的地址码, 控制译码器依次输出 8 位低电平, 用来驱动 LED。

74LS191 的计数方向可以设置成加法计数, 也可以设置成减法。可以利用这一点来改变流水灯的流水方向。

(3) 74LS138 译码输出形成 8 位流水灯（74LS138 原理可参考实验四）

74LS138 对计数器 74LS191 产生的 3 位地址码进行译码，依次形成 8 个低电平，点亮 8 个 LED，形成流水效果。